PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-125982

(43) Date of publication of application: 18.05.1989

(51)Int.CI.

H01L 29/78

(21)Application number: 62-284861

(71)Applicant: SEIKO INSTR & ELECTRON LTD

(22)Date of filing:

11.11.1987

(72)Inventor: ISHII KAZUTOSHI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To store both the information which must be held for a long time and the information which must be frequently re-written with a high reliability by a method wherein a floating gate storage type memory and an insulating film storage type memory are formed on a same substrate.

CONSTITUTION: A floating gate storage type memory and an insulating film storage type memory are formed on a P-type silicon substrate. The construction of the floating gate storage type memory is such that an N+type source region 11 and an N+type drain region 12 are formed in the surface of the P-type silicon substrate 1 and a floating gate electrode 14 is formed on the substrate 1 with a gate insulating film 13 between and a control gate electrode 16 is formed on the floating gate electrode 14 with a control gate insulating film 15 between. On the other hand, the construction of the insulating film storage type memory is such that an N+type source region 21 and an N+type drain region 22 are formed in the surface of the P-type silicon substrate 1 and a gate electrode 24 is formed on the substrate 1 with a storage gate insulating film 23 on the source

13 and 12 and 14 and 15 and 15

EST AVAILABLE COPY

and drain regions between. As the control gate insulating film 15 of the floating gate storage type memory and the storage gate insulating film 23 of the insulating film storage type memory are composed of a common film, two different type non-volatile memories can be formed by a simple process.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

⑲日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

平1-125982

@Int.Cl.*

識別記号

庁内整理番号 7514-5F ❷公開 平成1年(1989)5月18日

H 01 L 29/78

371

審査請求 未請求 発明の数 1 (全3頁)

②特 顧 昭62-284861

②出 顧 昭62(1987)11月11日

@発明者 石井

和納

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

の出 願 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

明 福 春

1. 発明の名称

半導体装置

2. 特許請求の範囲

(1)同一半事体基板の表面部分に、浮遊ゲート面積型半導体メモリと絶縁膜蓄積型半導体メモリと を形成したことを特徴とする半導体装置。

②前記絶縁殺蓄積型半導体メモリの蓄積ゲート 絶縁膜と、前記浮遊ゲート蓄積型半導体メモリの 劉御ゲート絶縁膜の少なくとも一部が同一絶縁膜 であることを特徴とする特許請求の範囲第1項記 戦の半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、コンピュータのような電子機器に 使用されている半導体装置に関する。

(発明の概要)

この発明は、コンピュータのような電子機器に

使用されている半導体装置において、同一チップ 内に浮遊ゲート蓄積型半導体メモリと絶縁膜蓄積 型半導体メモリを形成することにより、非常に信 観性の高い半導体装置を実現したものである。

〔従来の技術〕

半導体装置の中で電気的に書換え可能な半導体メ 不揮発性メモリには、浮遊ゲート苔積型半導体メ モリと地級設蓄積型半導体メモリの二種類のメモ リがある。第2図は、絶縁設蓄積型半導体メモリ の断面図である。このメモリは、書換え特性が良 く、破壊しない利点があるにかかわらず、書換え 回数の増加に伴い配位の保持時間が短くなってし まうことである。

(T. Hagiwara et al "4 l6kbit Blectrically Brasable PROM Using n-channel St-gate MNOS Technology " [BEB Journal of Solid-State Circuits, vol.SC-15 pp346 1980)

又、一方の浮遊ゲート蓄積型半導体メモリは、 保持時間は、10年以上と絶縁膜蓄積型メモリに比 べ非常にすぐれているのにかかわらず、書換え時 の破壊が生じやすい問題点を有している。

(G.Yeron et al "A 16KE" PROM Employing New Array Architecture and Designed-In Bellability Peatures " IEEE Journal of Solid-State Circuits, vol.SC-17, NO.5 pp833 1982)

(発明が解決しようとする問題点)

我々が記憶しようとする情報には、頻繁に書換えるが保持時間が短くてよい内容と、書換えはほとんどしないが保持時間として非常に長い時間を必要とする内容がある。頻繁に書換える場合には、絶縁肢蓄積型半導体メモリが通している。一方、ほとんど書換えない情報には、浮遊ゲート蓄積型えないが保持時間を長くないが保持時間を長く必要な内容の両方の情報を記憶する場合には、絶縁腹蓋積型メモリを用いると保持時間が短いために問題があり、浮遊ゲート蓄積型メモリを用いると書換えによるメモリの破壊が問題になってしまう。

(問題点を解決するための手段)

ロン注入あるいはトンネル注入などにより行われ る。浮遊ゲート電振14の中の電荷は、周囲が絶縁 酸で囲まれているので、その状態を10年以上安定 して維持できる。また、絶縁膜蓄積型メモリは、 P型シリコン基板1の表面に、N・型のソース領 城21とドレイン領域22を形成し、ソース・ドレイ ン領域上の書積ゲート絶縁膜23を介してゲート電 極24が形成されている。 蓝稜ゲート絶縁観23の中 に電荷を住入あるいは抜き取ることにより、ソー ス・ドレイン領域間のチャネルコンダクタンスが 変化することにより情報を配位する。蓄積ゲート 絶縁膜23は、50人以下のトンネル酸化膜の上に10 0 人以上のシリコンチッ化膜を形成した複合膜よ り構成されている。電荷は、トンネル酸化酸とシ リコンチッ化膜の界面から、シリコンチッ化酸に 分布する。シリコンチッ化製の上に、さらに、敵 化膜を形成することにより、電荷の揮発を防止で きる。絶経腹苔積型メモリの場合は、トンネル鼬 が50人以下と薄いために、書換えによる保持時間 の低下が問題になるが、絶縁膜中に電荷を蓄積す

上記問題点を解決するために、この発明は、浮遊ゲート書植型半導体メモリと絶縁限蓄模型半導体メモリとを簡単に同一基板に形成することにより、保持時間を長く必要とする情報と、頻繁に各換えを必要とする情報とを記憶できるようにした。 (実施例)

以下に、この免明の実施例を図面に基づいて説明する。第1回は、本発明の半導体装置の断面図である。P型シリコン基板1の表面に、浮遊ゲート蓄積型メモリと絶縁酸蓄積型メモリが形成される。浮遊ゲート電極14が形成されており、ゲート電極16が形成されている。浮遊ゲート電極16が形成されている。浮遊ゲート電極16が形成されている。浮遊ゲート電極16が形成されている。浮遊ゲート電極14に電荷を注入あるいは抜き取ることにより情報を記憶する。浮遊ゲート電極14への電荷の注入は、ホットエレクト

るために、トンネル膜にピンホールが存在しても 保持時間の低下を防げる。第1図の半導体不揮発 性メモリの場合は、浮遊ゲート蓄積型メモリの制 御ゲート絶縁膜15と、絶縁膜苔積型メモリの苔積 ゲート絶縁膜23を同一の腹に形成しているために、 両方の異なるタイプの不運発性メモリを簡単なプ ロセスにより形成できる。従って、浮遊ゲート苔 校型メモリの制御ゲート電極16は、絶縁膜蓄積型 メモリのゲート電極24とは同一プロセスが形成さ れている。ソース領域11、21及びドレイン領域12、 22 でも同時に形成できる。書換えを頻繁にしな いが、長記律を必要とする情報は、浮遊ゲート書 模型メモリに記憶し、書換えを頻繁に行う情報は、 絶縁殷蓄積型メモリへ記憶することができる。即 ち、同一基板上に異なるタイプの不揮発性メモリ を形成することにより、情報を信頼性高く記憶で

第3回は、本発明の半導体装置の第2の実施例の断面図である。即ち、浮遊ゲート蓄積型メモリの制御ゲート結縁腕を浮遊ゲート電振14の上に、

蓄積ゲート絶縁限23と50人以上の酸化限33を設けた構造になっている。この50人以上の酸化膜33を形成することにより、浮遊ゲート電極14と制御ゲート電極16との間の制御ゲート絶縁膜への電荷のトラップを防ぐ働きをする。50人以上の酸化膜33が電界を弱めるためである。

第4図は、本発明の半導体装置の第3の実施例の断面図である。 絶縁膜蓄積型メモリのソース・ドレイン領域の上の絶縁腱を厚くした構造にした。この厚い膜は、浮遊ゲート電極14の上の膜33.23 と同じ構造をしている。この構造にすることにより、絶縁膜蓄積型メモリの信頼性を向上することができる。

(発明の効果)

この発明は、以上説明したように、同一基板上に浮遊ゲート蓄積型メモリと絶縁膜蓄積型メモリとを形成することにより、保持時間を長く必要な情報と頻繁に書換えを必要とする情報とを信頼性高く記憶する効果がある。本発明は、N型メモリだけでなく、P型メモリも可能であることはいう

までもない。

4. 図面の簡単な説明

第1図は、この発明にかかる半導体装置の断面 図、第2図は、従来の半導体装置の断面図、第3 図及び第4図はこの発明にかかる半導体装置の断 面図である。

1・・・・・シリコン基板

11.21 ・・・ソース領域

12.22 ・・・ドレイン領域

13・・・・ゲート絶縁膜

14・・・・・浮遊ゲート電機

15・・・・制御ゲート絶縁膜


16・・・・制御ゲート電極

23・・・・・蓄積ゲート絶縁膜

24・・・・ゲート電極


以上

出願人 セイコー電子工業株式会社




半導体で揮発性なりの断面図


第1図



半導体不揮発性が1の町面図 第 3 図



使果の半導体不再条性 1月10町 面図 第 2 図



半導体不揮完性从モリの断面図 第 4 図